Что касается быстродействия и условных обозначений, то вместо эффективной частоты работы правильнее говорить, что скорость передачи данных в два раза больше тактовой частоты модуля (данные передаются по двум фронтам сигналов тактового генератора).

Latency, RAS to CAS Delay, RAS Precharge и Cycle Time (или Active to Precharge)). Все остальные, в меньшей мере оказывающие влияние на скорость работы ОЗУ, принято называть субтаймингами, дополнительными или второстепенными таймингами.

Приводим расшифровку основных задержек, возникающих при функционировании модулей памяти:

CAS Latency (CL) - пожалуй, самый важный параметр. Определяет минимальное время между подачей команды на чтение (CAS) и началом передачи данных (задержка чтения).

RAS to CAS Delay (tRCD) определяет интервал времени между подачей команд RAS и CAS. Обозначает число тактов, необходимых для поступления данных в усилитель.

RAS Precharge (tRP) - время, уходящее на перезарядку ячеек памяти после закрытия банка.

Row Active Time (tRAS) - временной промежуток, на протяжении которого банк остается открытым и не требует перезарядки.

Command Rate 1/2Т (CR) -время, необходимое для декодирования контроллером команд и адресов. При значении 1Т команда распознается за один такт, при 2Т - за два.

Bank Cycle Time (tRC, tRAS/tRC) - время полного такта доступа к банку памяти, начиная с открытия и заканчивая закрытием. Изменяется вместе с tRAS.

DRAM Idle Timer - время простоя открытой информационной страницы для чтения данных с нее.

Row to Column (Read/Write) (tRCD, tRCDWr, tRCDRd) напрямую связан с параметром RAS to CAS Delay (tRCD). Вычисляется по формуле tRCD( Wr/Rd) = RAS to CAS Delay + Rd/Wr Command Delay. Второе слагаемое - величина нерегулируемая, определяет задержку на выполнение записи/чтения данных.

Пожалуй, это базовый набор таймингов, зачастую доступный для изменения в BIOS материнских плат. Расшифровку остальных задержек, как и детальное описание принципов работы и определение влияния тех или иных параметров на функционирование ОЗУ можно найти в спецификациях уже упомянутой нами JEDEC. а также в открытых datasheet производителей наборов системной логики.